跪求PLL栅宽指导（小白求指点）
本小白正在试做一个PLL，查了一些资料搭建了一个PLL，现在我给了它需要它达到的效果数据（输入信号，输出信号，电源电压等），本人用的0.18um工艺，但是本人不指导如何确定W（栅宽）的值，望各位大神给点意见，不甚感谢！
没做过
PS：男儿膝下有黄金呐
这个好像不好说
确定W是最后的步骤吧?而且你说的是哪个部分的W呢? CP吗?VCO吗?
一般现实根据设计要求 先确定工作频率 带宽 分频系数等等
然后设计滤波器 确定CP的电流
再设计CP VCO计算W/L吧
（我承认我在灌水 ）
PLL有很多种结构，通过这些不同的结构，联系你的指标，算出环路中各个元件的值，静态工作点，最终才能确定W\L。首先你的PLL一阶的还是二阶的。这其中还包括你的PD拓扑，loop filter拓扑，vco拓扑。loop filter 是有源的还是无源的，通过电路的指标，比如交叉频率，相位裕度，中心频率确定loop filter的结构，及元件的值。再就是设计VCO，CMOS电路中，用的最多的是差分负阻振荡器，根据品质因数和中心频率确定电容电感值。在CMOS工艺中，其寄生电容可作为谐振电容的一部分，寄生电容容值是和栅面积和栅电压成比例的，在仿真软件中，通过调节w\l，和栅的偏置电压，使VCO在你想要的中心频率起振。最后就是把PD，filter和vco接成闭环，调试并测试其产生的相位噪声是否符合你的PLL所在的工作环境的要求。
感谢你的回复
感谢gottlieb的回复，你给我了一个很好的思路，我正在按照思路开始做了，非常感谢你的宝贵意见。
nice！
呵呵不用太客气，大家互相交流学习嘛，我的拙见如果能给你带来帮助的话，我也感到很高兴啊。有机会大家再讨论，在此祝renxiaofan2设计早日成功！
我也学习了PLL电路设计的基本模式。不过还在纸上谈兵 ，准备哪天跳槽过去 爽一把！
sdfsadfsadfsdaf学习中
如果你说的是RING VCO， 那么f = 1/ 2piNTd 可求得负载的大小，电流也就可得，然后可求宽长比， 如果是LC VCO，根据频率确定 L 和 C的值，L的寄生电阻Rs
也可知，这个电阻必须有VCO CORE的负阻去抵消，负阻有管子提供，管子的电流由功耗得出，这样宽长比可知
diff_Ring_VCO的经验教训：
第一步就得分析 phase noise, 尤其对于基于Ring OSC的设计，fliker noise将是主导~（做大管子是根本，那么管子的size, L 先确定，基本要求是 Lmin的 2 ~ 4倍，tail current 管的甚至要10倍！freq和PN之间再进行优化）
xuexizhong