微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 请教一下 Razavi 教材上的一个疑问 看不懂

请教一下 Razavi 教材上的一个疑问 看不懂

时间:10-02 整理:3721RD 点击:
在锁相环部分,P464,图15.50,VCO之后加入的高频噪声Phi vco如果变化非常快,那么PD输出的相位差被环路中的极点严重衰减,对相位变化无法做出修正。
这句话怎么理解呢? 在我看来Phi vco 如果是高频噪声的话会被前面的LPF抑制,书上也说输入的快抖动会被衰减P463,尤其是“相位差被极点衰减”是什么意思呢?
盼望坛友解惑

我个人是这么理解的:
你的环路让你的VCO锁定参考信号,所有你不需要的信号,都可以是噪声,VCO后头注入的这个噪声会破坏你VCO输出的相位,极端一点,如果VCO后头注入的噪声变化很慢,VCO的输出相位也有了缓慢的变化,那么PFD会对这个变化做出反应,因为这个变化是低频的,所以PFD的输出可以通过CP和LPF(低通)最终调节VCO重新跟踪好参考信号。也就是说环路使得这个低频噪声无法破坏VCO的输出相位。
但是如果是一个高频噪声注入到VCO输出,那么即使PFD能够对这个噪声做出反应,LPF也会把这种高频反应给抑制掉,最终VCO没有被调节,也就无法跟踪输入参考信号(当然,不是指失锁),这样VCO的输出相位里头就有噪声了。
所以PLL的相噪声输出:环路带宽以外是由VCO特性决定,环路带宽以内主要由参考信号、分频器等的特性决定。

谢谢二楼的大哥给了仔细的讲解,我想我是明白你的意思了:VCO的噪声只要在环路带宽之内还是可以通过LPF来改变Vcont从而最终抑制掉,在环路带宽之外就没办法了

是很好啊啊 啊啊

赞!说的很好!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top