微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 请问vco的增益一般多少为合适呀?

请问vco的增益一般多少为合适呀?

时间:10-02 整理:3721RD 点击:
请问vco的增益一般多少为合适呀?
设计了一个1.6G的ring osc, 增益为3.5G/V, 会不会太高了?增益太高会对pll产生影响吗? 比如说稳定性,jitter等
谢谢!

Vco增益太高,那么起对VCtrl非常敏感,而由于噪声等非理想因素的存在,使得VCtrl即使在锁定情况下也是存在波动的,从而使得VCO输出频率抖动,即输出频率抖动会变大

如果你的Ip比较小,而且LPF比较大,那么其实还好。
直观的想,
对于你的VCO,要是VCNT有10mV抖动,
输出频率抖动其实就是1600Mhz +/- (0.01*Kvco),
1600 +/- 30Mhz而已,1570 - 1630Mhz而已,换算成cycle jitter其实很不大
如果是clock应用的PLL,其实是毛毛雨吧

学习中,呵呵

据我所知,一般300-500Mhz/V是比较好的。

看你对相位噪声,jitter的要求?

非常感谢各位,不吝赐教。
该pll是用于产生clock的,要求jitter能越小越好。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top