TPS65262使能和mode高低电平

TPS65262规格书里，对3个buck的EN脚高低电平说明是：

高电平1.2v~1.26v，低电平1.1~1.15v。

首先高低电平太接近了，1.2v和1.15v只差了0.05v，这太难保证了。另外高电平为什么要有max值1.26v，低电平为什么要有min值1.1v呢，不是应该反过来，高电平有min，低电平有max吗？

Hi

     高电平电压建议高于1.26V， 例如3.3V

    低电平电压低于1.1V， 例如0V.

高电平1.2v~1.26v，低电平1.1~1.15v。其中1.2V和1.15V是典型值，1.26V是最大值，1.1 V是最小值，这是符合高斯分布的。

换句话说大部分芯片在高于1.2V时芯片启动，低于1.15V时关断，小部分要高于1.26才能打开，低于1.1V才能关断

   还有一个问题，tps65262有自动顺序上电（automatic power sequence），我按datasheet上写的：“mode脚拉高，EN1=LOW，EN2=H”，上电顺序应该是buck2,1,3，可实际测的却是buck1,2,3，这个会是什么原因导致呢？

我调整EN1=H，EN2=L，它是可以按规格书写的时序buck2,3,1上电，这说明automatic power sequence是有效的。

你要先等EN1，EN2， Vin，VCC MODE稳定后，再去接通EN3

我试过上电后用镊子拉低EN3，发现问题还存在。

VCC MODE就是V7V是吗？我还试了把EN3用V7V上拉，也没用。

板子上没有主控器件来控制EN3的上拉，三个EN的上拉都是用输入的5v电源控制，但FPGA要求的上电时序又必须是buck2,1,3（刚好第二路上电的电源的电流大，只能用buck1），有什么办法可以实现啊？

VCC是V7V，MODE是单独的mode管脚

你要先将EN3接地，然后上电，最后上电EN3。具体可以参看数据手册的图26

你的方式还是要先将EN3拉至GND，然后拉高才能实现你的功能