微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI电源管理交流 > TPS51200接负载后电压被拉低

TPS51200接负载后电压被拉低

时间:10-02 整理:3721RD 点击:

您好:

      使用TPS51200为DDR3的地址线控制线终端电阻提供0.75V的上拉供电。没连接负载时,输出VO为0.75V正常,而连接负载后输出电压被VO拉到0.13V左右。VLDOIN为1.5V,Vin为3.3v正常,REFIN和REFOUT都是0.75V,EN也是3.3V。测量负载的对地电阻为36.5K,而开发板的对地电阻为2K,设计都是按照开发板来的,请问可能是哪里出现问题,谢谢。

  • layout的设计可能会对电源的带载能力带来影响

您好:

     如果真是layout的原因,那么如何弥补呢?有什么好的方法吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top