微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PCB设计学习讨论 > 在负片地层走线出现DRC

在负片地层走线出现DRC

时间:10-02 整理:3721RD 点击:
刚接触Allegro。我设置了四个层,TOP,GND,POWER,BOTTOM,其中TOP和BOTTOM为正片,GND和POWER为负片。
使用Z-COPY给GND层铺铜。
在TOP层开始走线,然后过孔到GND层走线,但发现这个过孔出现了DRC 错误。查看DRC内容为附图。请教高人为何出现了该DRC,该如何解决?

Capture.PNG

唉,有点小失望,貌似发了贴也没人回复。自己顶一下吧。
Allegro是不允许在负片上走线的,因为这样会使走线直接和负片上的铜皮相连,如果非要走有两个方法。
1. 将要走线的内平面层设为正片平面层。
2. 将该内层设为正片走线层,靠手动铺铜。

四层板,用正片吧。比较保险,allegro本身默认的就是正片滴;
负片的优势是CAM处理时,工程量会小一些,和layout设计关系不大,而且容易出错,慎用;

上一篇:protel敷铜问题
下一篇:射频干扰

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top