基于开关转换器的高速ADC供电方案
简介
当今越来越多的应用要求使用高精度高速的数模转换器（以下简称ADC），为了使ADC发挥最佳的性能，必须为其提供满足要求的直流电源。一般而言，系统设计人员愿意使用低压差线性稳压器（以下简称LDO）来为ADC供电，而不使用开关转换器（以下简称DC/DC）。这是因为LDO一般具有较低的纹波和噪声，他们担心DC/DC转换器的开关噪声、纹波以及电磁辐射等会导致ADC的信噪比（SNR）下降或者在ADC的输出端出现不希望的杂散。但是随着新一代的DC/DC转换器的出现，加之后置滤波以及精心的设计和布局布线，使得DC/DC转换器可以成为为高速ADC供电的高效率解决方案。
2 ADC的模拟电源和数字电源
目前，大多数高速ADC至少都有两个电源域：模拟电源域（AVDD）和数字与输出驱动电源域（DVDD）。部分高速ADC还有一些附加的电源域，比如时钟电源域，通常也当做模拟电源域处理。高速ADC的模拟电源和数字电源芯片内部是分离的，以防芯片数字部分，尤其是输出驱动部分产生的开关噪声通过芯片内部或者外部返回到芯片的模拟输入端或时钟输入端，干扰芯片模拟端的模拟采样和处理，使ADC的噪声和杂散指标受到影响而使指标恶化。因此一般都建议使用独立的两组电源对芯片的模拟电源和数字电源进行供电。而且这两组电源之间应有足够的隔离，以防止数字电源的数字开关噪声影响高速ADC的模拟电源。但如果在这两个电源之间实现了充分的滤波和隔离，则采用一个调节器通常也能获得足够好的性能。
3 ADC的电源抑制比（PSRR）
因为电源对高速ADC的影响至关重要，因此设计高速ADC时必须了解ADC对供电电源噪声影响的灵敏度，以及如何决定供电电源的最大噪声才能使ADC实现预期性能。
确定高速ADC对电源噪声抑制能力的一个方法是将一个已知幅度和频率的信号分别耦合到ADC的不同电源域上，测量ADC输出中对应频率的信号的输出功率，从而考察其电源抑制能力。输入信号与输出频谱中出现的相对应信号的相对功率即为ADC在给定频率下的电源抑制比(PSRR)。这个指标可以用最低有效位（LSB），百分比或者dB来表示。下图显示了典型高速ADC（ADS58C20）的PSRR与频率的关系。从图中可以看出，高速ADC对不同的电源域的噪声有不同的抑制能力。
利用PSRR图，设计人员可以确定出在保证ADC性能时所允许的电源的最大纹波幅度。例如，如果一个电源芯片在1000kHz时具有5mVp-p的纹波，则从下面的PSRR图可知，转换器在此频率提供大约40dB的抑制。ADS58C20转换器的满量程为1.9Vp-p，因此原始5mV信号比输入满量程低52dB，此信号将进一步衰减40dB，从而比转换器的满量程功率低92dB。这样，设计人员就能根据ADC的PSRR数据来确定在给定频率下ADC供电电源的容许纹波。如果ADC的电源在已知频率的纹波（例如来自上游开关转换器），则可以利用该方法来确定将此噪声衰减所需的额外滤波。
图 1. ADS58C20 PSRR VS Frequency
4 DC/DC与LDO的讨论
传统上，系统设计人员一般使用LDO为转换器的模拟和数字电源域提供干净的电源，如图2所示。LDO能够抑制系统电源中的低频噪声，但更高频率的噪声会几乎毫无衰减地通过LDO。因此对于高频的噪声，必须在LDO之后外加额外滤波对其进行衰减，防止此噪声进入ADC。通常使用铁氧体磁珠、去耦电容和局部电源去耦相结合的方法来抑制高频噪声。这种方法虽然简单有效，但是却限制了效率，特别是从高出其输出电压达几伏的电源域进行降压的系统中，如从3.3V电源域得到1.8V ADC电源时,高达1.5V的压降会带来很高的功率损耗。
为了提高效率，一般情况下LDO的前级通常会有一个DC/DC转换器。这导致电源设计的成本和复杂度随之增加，现代DC/DC转换器的开关频率越来越高，很可能高于典型LDO的环路带宽。来自这些高频开关转换器的噪声很容易通过LDO，必须利用下游滤波器对其进行衰减。因此设计人员必须确保LDO以及后续的滤波器电路能够抑制此开关转换器的频率。
图 2. 用LDO供电的两种方法
与LDO相比，DC/DC的效率虽然高，但是因为DC/DC转换器本身固有的缺点，常规上不宜用于直接为ADC供电。
DC/DC转换器主要有两类噪声：开关纹波和高频噪声。第一种是电感中的纹波电流在输出电容的ESR（等效寄生阻抗）上产生的纹波电压，它的大小取决于输出电感的电感量和输出电容的ESR值；第二种就是直流变换器中的开关管在导通和关断瞬间产生的振铃，这种高频谐波是基于开关频率数倍的高频噪音，也就是di/dt和dv/dt引发的噪音，过高的开关频率会产生更加丰富的高频谐波，从某种角度上来说高频的谐波会有利于后级的滤波器设计，因为高频噪音是可以使用低ESR值的陶瓷电容滤除而有效地减少后级滤波器尺寸；对于大多数高频噪音，能量的分布不是在全带宽的范围内都拥有很高的数值，它只会在某一个带宽范围内拥有较高的能量，通常在30MHz范围内，这也就是说为什么在测量开关电源噪音时，通常将示波器设为不超过30MHz带宽限制，因为更高频率的高频谐波对于周边电路的影响会非常小。此外DC/DC转换器的功率开关连续不断的开关操作也会带来的电磁辐射。由于寄生参数的影响，这些噪声也会出现在除了开关频率及其整数倍以外频点的其他地方。
对这些噪声源均必须进行充分滤波，以免其干扰转换器的工作，降低转换器的性能。将DC/DC转换器的开关噪声同ADC电源域隔离的一个关键的组件便是电源滤波器，它由铁氧体磁珠、去耦电容和局部电源去耦相结合组成。以降压变换器来说，如果我们在变换器的输出端额外加入一级LC滤波单元以用来滤除高频噪音，似乎这是一个很有效的办法，但是有的时候外加的LC滤波器会干扰直流降压变换器工作，使得它的稳定性下降，这是因为外加的LC滤波器会产生额外的极点，这样就抵消直流变换器的内部环路补偿回路原有的相位裕量从而引发稳定性问题，所以有效的安全的设计应该尽量使用电容方式或者磁珠方式滤除高频噪音，但是使用过低ESR值的电容依然会产生稳定问题，因为低的ESR值（比如大容量的陶瓷电容）会使得直流变换器的零点频率（1/(2π*ESR*C)）过高，而使得相位裕量和增益裕量不够引发稳定性问题，所以我们可以利用三端电容或者称为穿心电容来达到良好的滤波效果，同时又不会引发稳定性问题。
1 DC/DC转换器和LDO的电源测试结果与分析
开关调节器技术已今非昔比，当与后置滤波、精心的设计和布局布线做法相结合，开关调节器可以用作许多高速模数转换器的高效率电源解决方案。总体的任务是使目标频率内的总噪声要低于噪底，防止它影响ADC性能。一般情况下DC/DC转换器的噪声会大于ADC的噪底，但是由于ADC的电源抑制能力，噪声会被大幅度的抑制，因此开关噪声不会过度的影响ADC的性能。
我们对ADS58C20的评估版（ADS58C20EVM）进行了研究，为了方便大家的使用，该评估板上提供了2种电源供大家选择。一种是基于低噪声LDO的TPS79601，另一种是基于TI最新的DC/DC转换器的TPS62590。如下图所示。
图 1. ADS58C20EVM的电源结构
DC/DC转换器TPS62590是一个内部集成开关管、具有1A电流输出能力的同步整流降压型直流变换器，它的开关频率可以高达2.25MHz，可以使用1uH~2.2uH的电感，这样就可以保证整个变换器的PCB布局紧凑，降低噪音对外部环境的干扰，2.25MHz的开关频率可以允许设计者使用小容量的三端电容匹配磁珠滤除，这样外部的滤波器尺寸更加小巧，满足实际使用要求。
电源滤波器的其它一些组件还包括去耦电容。正确选择容值，以形成低阻接地通路的共振频率接近于开关频率。这样，通过铁氧体磁珠的开关噪声便可短路接地。
TPS62590_C63电容正极上的测试波形，取RMS值539uV TPS62590_FB9_FB16输出端波形，取RMS值308uV
TPS79618_C86电容正极测试波形，取RMS值310uV TPS79618_FB9_FB16输出端测试波形，取RMS值292uV
图 2. ADS58C20EVM板上TPS62590输出结果
从上图中可以发现，DC-DC TPS62590的输出端经过FB9和FB16之后，输出电压中的纹波噪音有效值（308uV）已经和LDO TPS79618 输出端同样经过FB9和FB16之后的值（292uV）基本一致，因此具有基本一致的噪音密度，所以无论是DC-DC还是LDO给ADC供电，只要经过合适的噪音抑制手段都会获得理想、干净的输出电压给ADC。
2 用DC/DC转换器和LDO为高速ADC供电的试验结果与分析
TPS62590在20MHz带宽内可能具有308 μV rms噪声。假设该噪声为白噪声，则它在目标频段内相当于68.9 nVrms/rt-Hz的噪声密度。
以ADS58C20为例，一个1.9Vpp满量程输入范围、70dB SNR和250MSPS采样速率的14位ADC，其噪底为19.1 nVrms。任何来源的噪声都必须低于此值，以防其影响ADC性能。在第一奈奎斯特区，ADC的噪声将是213.5μVrms （19.1nVrms/rt-Hz) * sqrt(250MHz/2)）。虽然转换器的噪声(68.9 nV/rt-Hz)是ADC噪底的3倍以上，但ADC有40dB的PSRR，它会将开关调节器的噪声抑制到689pV/rt-Hz (68.9 nV/rt-Hz*10 mV/V)。这一噪声比转换器的噪底小得多，因此DC/DC转换器的噪声不会降低转换器的性能。
我们做了一系列的试验，在每种电源配置的情况下，对ADC的AC性能进行了测试，以确定采用不同电源时，ADC的性能变化。在这些设置中，模拟输入信号都采用罗德施瓦茨（R&S）的SMU200A信号发生器和K&L带通滤波器。测试结果如下表所示，可以看到采用LDO和DC/DC转换器相比，SNR和SFDR性能没有显著的变化。
|
输入中频 |
LDO |
|
DC/DC |
|
线性电源 |
|
|
(M) |
SNR(dBFS) |
SFDR(dBc) |
SNR(dBFS) |
SFDR(dBc) |
SNR(dBFS) |
SFDR(dBc) |
|
25.005 |
71.16 |
87.2 |
71.15 |
87.8 |
71.12 |
88.38 |
|
49.965 |
70.63 |
85.96 |
70.69 |
86.27 |
70.68 |
87.11 |
|
94.935 |
70.46 |
86.53 |
70.44 |
86.28 |
70.54 |
87.06 |
|
119.895 |
69.71 |
85.28 |
69.78 |
84.85 |
70.03 |
87.86 |
|
150.105 |
69.16 |
82.1 |
69.17 |
81.3 |
69.62 |
83.99 |
|
169.935 |
69.19 |
85.31 |
69.49 |
85.57 |
69.4 |
84.59 |
|
199.965 |
69.15 |
84.86 |
68.95 |
83.04 |
68.76 |
82.92 |
|
240.015 |
69.04 |
82.24 |
68.98 |
82.22 |
68.86 |
86.82 |
|
299.995 |
68.28 |
76.04 |
67.75 |
76.67 |
68.2 |
74.28 |
|
349.995 |
67.6 |
74.4 |
67.54 |
75.39 |
67.73 |
72.47 |
|
400.035 |
67.3 |
74.01 |
66.7 |
72.72 |
67.42 |
71.01 |
表1 不同供电模式下ADS58C20 性能测试结果
图 3. 不同供电模式下ADS58C20 SNR测试结果
图 4. 不同供电模式下ADS58C20 SFDR测试结果
分别使用实验室线性电源，LDO和DC/DC三种电源供电时，ADC输出数据的的FFT图，以输入信号开始，绘制出噪声与偏频之间的对比关系，表明使用DC/DC加磁珠滤波时，ADC频域输出的奈奎斯特域的噪声底稍有变化。但是，看不出DC/DC转换器开关频率泄露。
图 5. 不同供电模式下ADS58C20 输出信号FFT图
如前所述，使用DC/DC转换器代替线性稳压器的主要优点是效率高。在ADS58C20 EVM实验中，LDO和开关转换器都通过一个外部5V电源供电，DVDD和AVDD都从一个电源域生成。下表列出了测得其各自的静态电流。
|
Setup |
Input Current and Voltage |
Output Current and Voltage |
Power Efficiency |
|
DC/DC |
284mA,5V |
619mA,1.976V |
86.1% |
|
LDO |
623mA,5V |
612mA,1.882V |
37.0% |
表2 不同供电模式下ADS58C20EVM的电流测试结果
这些测试结果表明，使用LDO时，LDO本身消耗的功率比ADC的消耗功率还多，而开关转换器方式消耗的额外功率很低，所以是一种非常高效的电源设计。通过将输入电压从5V降低至3.3V或更低，虽可进一步提高LDO的效率，但代价是要增加一级电压转换，系统成本更高，体积更大。
尽管DC/DC转换器使用的外部组件比LDO设计要多，但DC/DC转换器解决方案的整体尺寸可能会更小，因为新型的DC/DC转换器拥有更高的开关频率，其可以极大地缩小电感器尺寸(例如：TPS62590的开关频率为2.25MHz时，所需电感为2.2μH)。
相反，线性稳压器虽然要求少的电源滤波，但其封装尺寸因为功耗的问题，因而小型化受到限制。从成本角度来看，开关稳压器解决方案可能会因组件数目较多而稍显昂贵。但是，它的高效率可以节省散热技术成本，并能降低系统功率预算。
附件里是PDF格式的文档
1 DC/DC转换器布板注意事项
良好的PCB板设计会极大程度的减小整板噪音问题，如何设计好的PCB通常是困扰设计者的最大的难题，本文建议设计者能够掌握如下关键点。
1、凑型设计原则，设计者必须尽可能地把电感、芯片、开关管紧凑的放在一起，因为松散的布局会使得功率环路过长，而产生类似天线效应，将开关噪音辐射到周边器件中，同时产生严重的噪音问题；连接功率电感和开关管的铜线尽可能的使用覆铜方式连接，这样做的目的是减小铜箔的ESL值，在高频状态下，ESL会等效成一个电感，引发过高的电压过冲，造成严重的dv/dt。
2、PCB板板层应尽量使用多层板结构，在多层板结构中通常有完整的地层和电源层，完整的平面层可等效成电容的极板，也就是可有效地吸收噪音，而且最重要的是完整的地层可以简化模拟地和数字地设计，设计者可以把数字地模拟地都连入这个地层。
3、要使用带有屏蔽功能的电感，因为电感工作时会产生变动的磁场，而变动的磁场必然产生一个变动的电场，这就相当于一个天线，对外辐射噪音；而屏蔽的电感会将磁场局限在电感内部，从而极大减少对外界的辐射，有利于降低整板噪音的辐射量。
4、电源去耦，为高速ADC供电时，应同时采用大的低ESR的陶瓷或钽电容为电源去耦电容和局部（ADC引脚处）低ESR的陶瓷电容的组合。大去耦电容存储电荷对电源层和局部去耦电容充电，局部去耦电容则提供ADC所需的高频电流。对于局部去耦，一般建议为每个电源引脚提供一个去耦电容，并且应尽可能靠近ADC电源引脚放置。
2 DC-DC输出滤波器设计考虑
磁珠的设计考虑，磁珠的阻抗是由两部分组成：一个是感抗XL和电感线圈的直流电阻，用公式来表示复数阻抗 Z=R+jXL，其中感抗占有的比重很大，R理论上是恒定的，但是对于实际磁珠器件来说，它依然是一个与频率相关的参数，一样满足高频时阻值增加的特性，所以公式需要修改为，Z=R（f）+jXL，通常来说当经过磁珠的噪音频率越高，产生的感抗越高即阻抗越高，所以高频噪音可以有效地被截止掉，以热量的形式被消耗掉，但是超过磁珠的截止频率以后，磁珠的滤波能力会下降，因为它的阻抗会下降，所以需要知道所要滤除噪音频段的最高频率以及磁珠所能支持的最高频段。以伍尔特磁珠74279252为例，首先需要确定所要滤出的噪音频段，比如在10MHz~100MHz以内的噪音是我们想要滤除的频段，那么就需要选择在此频段时具有相对较高的阻抗磁珠，可以从它的阻抗图中读出此值：大约在40ohm~1Kohm之间。
磁珠的等效电路 阻抗的组成
伍尔特磁珠的实际曲线
穿心电容的设计考虑：通常穿心电容是由输入、输出、公共地组成的，如下图所示，这样的形式的优点是，噪音会不得不先经过电容体，然后经过公共地，将噪音旁路到地回路中，最后将干净的电流、电压送到负载侧，因此对于噪音的滤除能力要远远好过普通的去耦电容，一般来说描述穿心电容的滤波能力的是使用它的插入损耗曲线来表示，以村田的NFM18CC222R1C3为例（电容容量2.2nF），可以看出它的插入损耗在100MHz时是50dB左右，利用这条曲线设计者会很方便的选取到合适的电容。
穿心电容的原理图示 村田穿心电容的实际插入损耗图示
3 结论
系统对效率的要求越来越高，如何将高速模数转换器的电源架构转换到高效率的DC/DC是一个很大的问题。本文通过详细分析，论证了在仔细设计的情况下是可以直接使用DC/DC转换器为高速ADC供电而不会照成性能损失。最后通过大量测试结果证明了我们的推论。
4 参考文献
- Testing an A/D's power supply rejection ratio http://www.eetimes.com/design/analog-design/4165335/Testing-an-A-D-s-power-supply-rejection-ratio
- Use a switching regulator to power a hi-speed ADC, without significantly sacrificing performance http://new.eetimes.com/design/power-management-design/4214526/Use-a-switching-regulator-to-power-a-hi-speed-ADC--without-significantly-sacrificing-performance?Ecosystem=analog-design
- Improving the Power Efficiency of High-Speed ADCs www.ti.com
- Power-supply design for high-speed ADCs www.ti.com/lit/an/slyt366/slyt366.pdf
- 高速ADC供电指南http://www.eet-china.com/ART_8800631739_617703_TA_1a20bc82.HTM