BQ78PL114/116的N-mos方案

BQ78PL114/116的典型电路是P-mos的，请问有变更为N-mos设计的电路吗？重点关注N-mos设计下开关通断的mos击穿、系统自耗电等问题。

首先，请问换成N-mos,是希望放在高端还是低端？如果放在高端的话，需要额外的增加一个低功耗升压驱动电路，放在低端的话，存在的一个问题就是当放电管关闭的时候，和主机端的通讯会丢失。

放在低端，暂时不考虑外部的通讯问题。重点关注N-mos设计下开关通断的mos击穿、系统自耗电等问题。因我们发现开关瞬间mos时有击穿，可能需要加速关断。请帮忙指导。

放在低端的话，需要关注几个问题，一个是驱动电源，为了避免不均衡的问题，可以使用一个低功耗LDO,比如TPS7A4001从PACK取电；当然也可以自己做一个简单的LDO电路。第二个需要关注的问题就是mos管的关断控制，关断的速度需要根据最大的放电电流来综合考量，关断太快，则会导致电流变化率过快，产生很高的尖峰电压，关断太慢，则可能会导致mos过热，一般来说可以增加一个小的控制mos或者晶体管来作为加速开关，串联一个小电阻来调节关断的速度。第三个需要关注的问题就是在放电管关断之后，负载继续存在的情况下，对PACK-端高压的保护，这个要根据具体的电路，在所有可能看到这个高压的地方进行阻断或者钳位。当然，如果进一步考虑，可能还有系统负载移除的检测，预充等等。关于系统的自耗电，这个需要考虑整个电路，如果仅仅比较低端mos的结构，可能增加的功耗也就是来源于驱动LDO的静态电流而已。

谢谢指导，请问ti有这个N-mos的电路方案做参考吗？

目前TI并没有专门去做一个NMOS的电路方案并且做验证，但是我觉得只要根据需要注意的那几个地方去设计电路，然后根据实际的应用进行一些小的调整，应该没有问题。我有一个简单的电路可以给你参考。可能还需要根据你实际的应用做些调整，比如如果需要更快的关断，可以再增加一点负压关断电路。

谢谢指导！

请问对该电路有无实际测试经验（或理论值？）：1、电路的功耗；2、关断时的MOS的GS下降沿是多少？

你好，这个电路还没有实际详细的验证，最近我简单测试了一下。有几个地方需要注意：1，关断的时候因为R128和R129的阻值很大，所以Q40和Q46会有一个短暂的共通时期，这个时候的关断是由Q40来完成的，所以R104阻值以及和R113的比率需要考虑，我修改R104到100欧姆，关断时主MOSFET的GS下降沿在几个微秒。2，Q47的关断漏电流需要考虑，会影响到R128和R129的选择，电阻如果太大，漏电流会导致Q46无法关断，这样功耗会比较大。

至于电路的功耗，器件选择合适了之后，是可以清楚的计算出来的。

R128和R129的阻值，需要考虑匹配Q47的IDSS吗？

可以详述R128和R129的阻值与Q47的IDSS和Q46的IGSS的相互关系吗？（这可能是个mosfet的基础理论问题：漏电流对开关动作的影响）我对此不太理解。

在这里，这部分电路也影响到整体常态导通时的功耗。

如果R128和R129阻值太大，Q47的关断漏电流会在R128和R129上面形成压降，从而导致Q46不能被关断。比如如果漏电流是1uA,R128=5.1M,这个时候即使Q47关断了，R128上面也会有5V压降，导致Q46不能被关断。

谢谢指点，我明白了！