微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > 关于TAS2560的VSENSE走线问题

关于TAS2560的VSENSE走线问题

时间:10-02 整理:3721RD 点击:

TAS2560设计时关于VSENSE走线遇到一个疑问,layout有两种方案不知道哪种更好:

1,功率线居中,反馈线伴随在外侧,整体保护

2,功率线、反馈线分别单独差分并保护

请问哪种走线方案更好? 

谢谢!

稳妥的话是第二种好,最起码差分对走线能保证线长,线间距。

第一种VSNS_P和VSNC_N的差分走线中,线间距太宽了吧,并且在走差分线时,我们尽量走到等长,或者最多相差几个mil。 第一种应该是没法做到吧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top