微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > ADC3101的采样率fs问题

ADC3101的采样率fs问题

时间:10-02 整理:3721RD 点击:

大家好,

想问一个问题,困扰了我很久。

adc3101作为i2s从机,MCLK和BCLK都是外部输入,硬件上仅仅接了一个MIC,并且选择BCLK作为PLLCLK_IN,那么adc3101的采样率由什么来决定呢?

是不是由adc3101数据手册上的Audio clock generation一节的公式:

fs=(PLLCLK_IN * K * R )/ (NADC * MADC * AOSR * P)来决定呢?

但是按照上面公式算出来的fs和   BCLK/(位深 * 通道数 ) 对应的fs不一样?

期待大家的答复!

应该按这个公式计算

  BCLK/(位深 * 通道数 )  应该是最大频率限制

我的理解是: 如果是SLAVE模式, FS应该是根据输入的LRCK信号频率来决定的。

谢谢!

你说的FS是指ADC3101 的I2S接口和主机I2S进行通信对应采样率是由LRCK决定的?

这个和ADC3101的模数转换对应的采样率是不一样的吧

你好,

是不是按照手册公式计算出来的fs是ADC3101进行模数转换时的采样率?

ADC3101的I2S接口和主I2S通信时对应的LRCK是由主机I2S决定的是吧?

ADC3101的模数转换采样率和ADC3101的I2S接口对应的LRCK并不一定相比是吧?

谢谢!

对的,我的理解是FS是指ADC3101 的I2S接口和主机I2S进行通信对应采样率是由LRCK决定的

按我的理解是, 只要是SLAVE模式,那么其LRCK是输入的。 其FS应该由作为MASTE的器件输出的LRCK来决定。

我没有按手册公式计算。

上面是我的理解,您可以通过实际测量验证。欢迎指正,谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top