PCM1794A的外部时钟如何选型？

专家好,

如题： 请问PCM1794A的外部时钟（芯片）如何选型?  数据表中建议使用 PLL170x的时钟芯片，我阅读后发现似乎不能支持到 192khz, 是这样的么？ 如果可以用，是否要同步输出 MCLK, BCLK,  LRCLK三个时钟信号？

网上有比较多的方案是选用 CPLD（或者FPGA） + 双晶振，来达到分频和同步的目的？ 请问这样是否靠谱？CPLD（或者FPGA）是否要同步输出 MCLK, BCLK,  LRCLK三个时钟信号给主控和PCM1794A？

非常感谢！

Ricky

PLL170x确实不支持fs=192kHz，最高只到96kHz。MCLK、BCLK、LRCLK三个时钟必须是同源同步输出，即同一个高速时钟分频而来。你可以使用CPLD或FPGA来做。

谢谢了！

Ricky Xian

 你好，看到你以前有个帖子，是关于DM365 IPNC H264解码的问题，

http://www.deyisupport.com/question_answer/dsp_arm/davinci_digital_media_processors/f/39/p/15492/53365.aspx#53365

我现在想用ipnc的解码部分，但总出现提示ERROR  (alg_vidDec.c|ALG_vidDecCreate|86): Failed to open video decode algorithm (h264dec)

不知道你是参考什么部分做的修改，还望不吝赐教啊

Hi, Allen,

解码部分要参考 TI 的 dvsdk ，源代码是公开的，你可以仔细看看。

TI工程师

你好，前端的其他芯片把I2S给到PCM1794的iIS信号，（ LRCK，  DATA，   BCK，  SCK，），经常看到有人说JITTER，JITTER超过10PS影响音质啥的.

1.然后说外加独立的时钟电路（ 恒温晶振，铷原子钟），请问这独立的时钟就是对于的SCK信号吗？

2.如果把外加独立的时钟电路给到PCM1794的SCK。是不是LRCK，  DATA，   BCK这3个信号不用管.依旧用前端的芯片输出的信号.

3.加独立的时钟电路，有没好的方案好芯片推荐.

谢谢