微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > SN74V293

SN74V293

时间:10-02 整理:3721RD 点击:

您好,我使用的同步FIFO SN74V293,但是它的/EF引脚标志位一直为低,复位对其也没有影响。FIFO工作在Standard模式下(即FWFT引脚接地),/LD引脚一直为高,/SEN引脚一直为高,/RT引脚一直为高。经过调试发现,其余四个标志位引脚/FF,/HF,/PAF,/PAE电平和时序都正确,在往FIFO写的时候除了拉低/WEN,给了WCLK,也给了它自由运行的读时钟RCLK,/OE与/RE为高,另外RCLK也用过方波和正弦波试过。但是不管怎么调试/EF从来就没有高过一次,并且/EF没有和地短路。GND和VCC电平也正确。

没用过这颗芯片,你可以试试看如果/EF标志位一直为低时,芯片的功能是否能够实现。另外,可以对照一下手册上跟/EF标志位有关的图,看看哪些引脚的状态会影响/EF的跳变。

另外,建议你把这个问题同时提到跟数字产品相关的版面,比如C2000版,MSP430版,看看是否能够有人帮你解答。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top