CDCE62005的输入晶振不起振

电路设计是按照TMS320C6678EVM开发板画的。两脚晶振，旁边加个起振电容。在此不贴出来了。

当把程序下载到FPGA后，晶振的输出端一直是高电平，测了电压是2.16V，电压在波形和地的抖动一样，所以判断没有起振。

但是比较奇怪的是晶振没起振，但是CDCE62005的输出都有，在低频输出的情况下波形较好，但是在高频输出的情况下，比如100M的情况下，波形很烂，像是和地一样，只不过是拉高的。输出频率为312.5M的时候，有一段频率波形都正常，但是在其他段可能出现波形很烂的情况，然后和地对比了下，感觉像是被地影响了一样。

现在情况是晶振的datasheet负载电容是18pf，又看了其他的帖子说并联的电容=负载电容-10pf，现在就给并联了8pf的电容。现在现象时示波器探头刚碰到晶振输出端口，可以发现晶振起振了，但是稍微长点时间放上去就又是不起振了。求专家提供解决方法，就是这个起振电容到底该选多大的

你好，

负载电容就按照晶体的手册推荐值就可以。但是你要注意，探头本身也有容性，当你用探头测试晶体的时候，相当于晶体的负载电容变大了，可能因此导致不起振

非常感谢您的回复与帮助。现在遇到这样的问题：输出频率是312.5M 125M的LVCMOS电平输出波形和频率都较为准确。但是把312.5M的LVCMOS电平改成LVDS时候输出就没有了，一直为高电平，LOCK也都是拉高有效的。请专家帮忙解决下，非常感谢

你的问题解决了吗？能否分享下如何解决的