微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > DDS输出精度问题

DDS输出精度问题

时间:10-02 整理:3721RD 点击:

DDS的相位累加器的位数和波形存储器的地址位数应该如何确定?相位增量如果取的很大,代表溢出时间越短,则输出频率越高,但是相应的从波形存储器中读取的点数也更少;如果相位增量取的小一些,输出频率低一些,但是从波形存储器中读取的点数也就更多一些,请问一下,输出取样的点数,对输出波形的精度是否有影响,如果有,应该如何衡量?

TI没有DDS产品

建议你百度一下DDS的原理吧

你好,可能我没说清楚吧,我的意思是相位累加器的值用来对波形存储器寻址,并输出相应的数据。此时便有一个问题,假如波形存储器有100个值,我以步进为1寻址,得到100个数据重构一个波形(不考虑后面的DA和滤波器)和以步进为10寻址,得到10个数据重构的波形,二者之间谁的波形失真较大?

应该基本一样。区别就是频率差了10倍。

一般都是32位寄存器。

为了节省空间,你不用存储1个周期的采样,1/4周期就可以了。其余的都是镜像,反相等等

你好,波形存储器和相位累加器之间存在舍位,因此我才不好权衡相位累加器和存储器的位数,现在遇到的问题是,仿真时,当输出频率接近时钟频率的一半时,应该只取了两个点,所以输出近似方波;输出频率在1/8倍的时钟频率时,输出阶梯状的波形,但是失真也较为严重,当我取到1/2048倍的时钟频率时,波形情况较为良好。所以我就有一点疑惑,是不是输出频率与时钟频率相差越多(假设为1000倍,则在波形存储器中寻址1000次,输出1000个数据),也就是说输出取样的点数越多,波形质量越好。那么是不是可以说低频的输出波形质量比高频的输出波形质量好?

感觉更像采样率的问题

一般NCO的时钟频率都是非常高的,输出频率远远小于NCO工作时钟

这里面有不少数学的公式

看看这个连接吧

http://wenku.baidu.com/link?url=vN9QV8cQ325orOmzSW34Wjulz8EBiv3SVaFPqSWfs1TRS9N2WGNzHUmYSfocye0OMEpmUKFE9sSVa20XOWxJhGR0ebcxVrYYp5A9n5j2g8i

既然输出频率远远小于工作时钟,那么输出波形的质量应该可以得到保证

建议您用matlab仿真一下。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top