FPGA测频，上升沿抖动问题

  今天用TLv3501做了一个滞回比较器，3.3V供电，滞回区间170mv，用示波器测能实现0.1hz-10M毫无压力，上升沿很干净。

但是一旦和FPGA共地后，上升沿就产生间歇性的高频震荡，FPGA测试明显偏大。而且前级的正弦波中明显多出许多的毛刺。

如果测试100k以上的信号，上升沿就很干净，也测试的准确。

用示波器探头地短接的方法，测试FPGA地线噪声，发现好多好像欠阻尼震荡的波形的东西，与100mv。（不知道测试方法正确不）。

地线用磁珠耦合效果感觉一样。

最后没有办法只能增加滞回区间到400mv才能准确测试。但是小信号不能测频了。

这到底是什么原因？

有没有两全其美的解决办法？

请求大神解答!

是不是PCB布线不好，或者其他地方的设计问题？ 地线上有100mV的噪声，还是有点大啊。

把电路和PCB发出来，以及你测试的波形，找个人看看。