等效采样电路中高速采样保持速率的问题？

如果用1M采样速率的ADC采用等效采样的概念去采样20MHz的信号，那么A/D转换器前方的采样保持电路应具有处理频率高达20MHz模拟信号的高速取样能力，为了保证采样的精度 ，那么这个外加的采样保持电路的速率应该达到多少，是否要与后面的采样速率一致？还是要高于1MHz?（在忽略孔径时间的情况下）还有这个要能处理20MHz的信号高速取样能力具体指的是什么能力？

在我的帖子里和LZ有过交流，LZ对采样-保持过程是有相当了解的。

采样-保持就是一个充放电过程，采样-保持电路对某速率模拟信号的取样能力就是充放电速度和其带来的精度。

采样-保持电路工作状态就在是采样跟踪状态和保持状态中切换，前者充电，后者保持/放电。充电时有一个充电速率的。姑且认为一个时钟周期内，采样-保持状态各占一半，也就是说20MHz采样率的采样-保持电路，50ns的周期中，25ns用来采样，25ns用来保持。也就是说，极限情况下，要确保25ns内，电压可以从0上升到ADC满量程，这个就是处理20MHz的信号取样能力，对应等效充电速率为FS/25ns。同理1MHz采样率的采样-保持电路，其电压从0上升到满量程的极限时限需求为500ns，对应等效充电速率为FS/500ns。

如果用1MHz采样率的采样-保持电路来处理20MHz的信号，可能出现的问题就是在采样状态下，充电电容上的电压没有上升到实际信号所对应电压就进入了保持状态，这样就失真了，对采样精度有很大影响。

不知道这么说LZ理解没

谢谢，解释很详细，明白了。