关于ADS8472时序分析与理解的问题——续

TI团队你好！

1、ADS8412手册第一页写到“0 to 1-MHz Sample Rate”，说明此芯片采样率可调，对吗？

2、时序分析以及个人理解，请对下面的几条批评指正，指出错误的地方。

      分析并理解手册figure34时序图：CS接地，RD Toggling

      a、我使用16位并行输出，BYTE脚在原理图中接地，图中的BYTE时序可以忽视；

      b、由于CS接地，BYTE接地，事实上在驱动adc时只需要控制CONVST、RD、BUSY三个脚就可以了；

      c、t(conv)和t(acq)的时间基本是固定的，t(conv)+t(acq)=1us；

      d、手册说CONVST下降沿开始启动转换，并要求tw1最小=40ns，之后CONVST可拉高并保持tw2最小20ns，这个最小时间数据仅仅是要求完成一次数据采集并转换。

          如果是连续采集，那么时序应该满足：tw1+tw2≥t(conv)+t(acq)=1us； 

       当tw1+tw2=1us时，CONVST的一个周期就是1us，采样率=1Msps，是“0 to 1-MHz Sample Rate”的最大值；

       当tw1=1us，tw2=1us时，CONVST的一个周期就是2us，采样率=500Ksps；

       即可以通过控制CONVST的周期来调整采样率，CONVST可以是占空比变化的PWM波。

   e、在上电时，怎么在程序中让它复位，该怎么操作？；

   f、对于以上分析，我认为的操作过程是：

        CONVST可看做一个调整采样率的时钟，只需要在BUSY下降沿时，使得RD拉低就可以读出并行的16位数据了。

   g、这波整理很强势。

写到“0 to 1-MHz Sample Rate”，说明此芯片采样率可调

驱动adc时只需要控制CONVST、RD、BUSY三个脚就可以了  BYTE 是控制高低字节数据切换的

BUSY下降沿时，使得RD拉低, 时序图也有个时间 tpd4

关于复位的问题, 看手册 24 页吧

 感谢你的回答。我问题的核心在于可否使用CONVST脚来调整采样率，以及我对时序的分析是否有误

 Kailyn Chen你在哪里，我想听听你的意见