微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > 待测信号为高输出阻抗,模拟前端怎么设计?

待测信号为高输出阻抗,模拟前端怎么设计?

时间:10-02 整理:3721RD 点击:

我最近在做一个测量系统,待测信号输出阻抗很高,约为400K欧姆,输出频率40KHz,最大输出范围±50V。
我用10M欧姆电阻分压,再用运放跟随进行测量,测得直流分量衰减约5%,交流分量衰减很大,约80%。
我分析是输入有交流信号时,输入电阻上产生了并联的电容效应,使得整个输入阻抗降低,输入阻抗上的压降变低。
所以想请教各位高人,我这样分析是否合理?有没有什么好的方法测量这种输出阻抗很高、同时信号频率也比较高的信号?
先谢谢啦!

用高输入阻抗的运放跟随, 不要分压可以么? 

如果电阻分压导致了衰减, 也可以用增益补偿上去

因为输入范围大,所以还是需要分压的。

我说的衰减不是电阻分压产生的衰减,因为不符合电阻分压的倍数关系。我的理解是电容效应,加上待测信号输出阻抗大,共同作用产生的衰减,不知道这个怎么补偿。

这个电路是参考Ti design的TIDA-01012设计的,所以请ti的专家也指导指导哈!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top