微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > ADS1271进行SPI通信时,时钟SCLK和CLK的关系

ADS1271进行SPI通信时,时钟SCLK和CLK的关系

时间:10-02 整理:3721RD 点击:

数据手册上指明:fsclk/fclk  = 1, 1/2, 1/4, 1/8. 为什么要选取这些比例呢?

 给CLK提供的时钟源为什么是27M?

CLK 是内部系统时钟,  SCLK 则是SPI 通信时钟, 可不能搞混咯

那SCLK和CLK之间是相互独立的吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top