请教关于ADC08D1520的DCLK没有输出的问题

     我在使用Xilinx FPGA V5 对ADC08D1520进行配置的时候出现了这样的问题，使用Extended Control Mode对ADC的寄存器进行配置，但是ADC的DCLK始终没有输出，一直输出50mVpp左右的噪声。

      我使用ADF4355锁相环为ADC08D1520提供500M采样时钟，当只配置ADF4355而不配置ADC08D1520时，ADC的输出DCLK为共模电压150mV，Vpp=50mV左右的噪声，而当我对ADF4355和ADC08D1520都进行配置时，输出的DCLK为共模电压270mV，Vpp=50mV左右的噪声，所以我不清楚我是否对ADC08D1520的寄存器进行了操作。

    我按照ADF08D1520的技术文档对9个只读寄存器进行了配置，SCS，SDATA和SCLK的时序都满足要求，不知道这颗芯片的配置还需要哪些应该注意的地方，请各位大神帮忙解答一下，谢谢

不知道你的 DCLK  外部电路是什么样的, 是不是接了太重的负载呢?

没有 我直接用示波器观察的dclk信号 dclk+和dclk-直接连接到了fpga的引脚上了 两个fpga引脚电平标准设为了lvds

test pattern对不对？

这个也不对，使用ISE chipscope 抓回的信号显示传回的数据都是固定值，没有变化

这说明芯片没有工作

检查电源和配置吧

那如果说 我没有对寄存器进行配置 只是在上电之后对芯片进行了复位 给芯片提供采样时钟  那么芯片的DCLK会有输出吗