ADC12D1600 数据锁存时钟问题 DCLK
时间：10-02
整理：3721RD
点击：
我输入的采样频率是1.6GHZ，然后用的是双通道间歇采样，1：4Dumex模式。 DCLK最后输出为400MHZ。但是DCLK不是连续的，中间会出现空白。如下图所示。
蓝色波形就是DCLK。谁能解释下中间的空白，就是不连续处。急！
手册讲到了 DCLK 的复位条件, 可以仔细阅读一下.
你是指DCLK_RST引脚吗？ 手册上提到它是用来同步多片ADC芯片的DCLK时钟信号的。
并不是我在这里问到的问题啊〉。。