ADS5474

请问ADS5474是一种什么架构

pipeline

几十M到几百M的采样率ADC常用的结构

请问ADS5474采用LVPECL的时钟源，交流耦合方式，那么在电容到CLK 管脚之间是否需要加100欧姆电阻呢，手册上没有说得那么细。谢谢！

不用了

参见手册的figure44和EVM 的Reference的文档Slau194a.pdf

您好！

    我的意思是如果时钟源是LVPECL，经过交流耦合，那么ADS5474 CLK P/N之间需要100欧姆的端接，

我实际测量过，如果不加，幅度会有1V左右，加了会减小。