ADS5562用FPGA配置LVDS模式
时间：10-02
整理：3721RD
点击：
1、用FPGA配置ADS5562怎么确认寄存器是否配置正常
2、输入时钟和输出时钟的延时怎样配置在合理的范围里
分别使能Reset，Power down和Test Pattern寄存器
看看ADC有正确的响应没有
初步判断一下，通过修改输出始终的位置，看看test pattern的值对不对。
这些信号都是正常的，配置寄存器时序也没什么问题，基准电压用了内部基准，输入信号为1.42V，AD输出为0x9335，用二进制补码形式输出