微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > 关于AD采样位数的问题

关于AD采样位数的问题

时间:10-02 整理:3721RD 点击:

您好,我想问下,在AD采样中,被采样的信号都是相对于地的电压信号,是不是我就把地电平当成稳稳的0V而不考虑地电平的波动,考虑的话应该怎么考虑?电源抑制比可以抑制电源线上的纹波噪声,地应该怎么考虑?差分数据采集中,可以靠芯片的共模抑制比来抑制地噪声,但是单端采样应该怎么考虑?

对于单端输入ADC,只能通过抑制电源的纹波以及噪声来解决了。例如滤波电容,LC滤波以及一些PCB方面的考虑等。

一般的运放和ADC都会有两个PSRR,一个是针对电源的PSRR+,另一个是针对地的PSRR-,不过一般的器件手册上只写了PSRR+,实际上芯片对地上的干扰是有一定抑制的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top