AD的输入端加下拉电阻与浮空输入有什么区别呢？除了改变输入阻抗还有哪些不妥？

如上，我就是想问问什么一般都是浮空输入而不是下拉？

浮空的话，信号处于浮动状态，一个影响会增加功耗，另一个他会引入噪声，从而影响相临通道的ADC的精度。

对于高速ADC，一般都会要求加入下拉电阻来做阻抗匹配与抗干扰。 不加下拉电阻做匹配高速ADC的SNR与IMD3都会急剧恶化。

楼主能否举个具体的例子，以便于分析。建议楼主发个图片或者链接，说明各自应用。

我做过两套数据采集设备，一套用STM32的内置AD，标准例程是将AD输入引脚配置为浮空输入模式的的（有下拉模式）。另一套用FPGA控制AD7482来做采集，但是现在我搞不清输入端该不该加下拉电阻，又有什么区别？加下拉电阻在没有信号的时候输入端为零，除了这个还有什么？

大多数应用中的ADC输入都不需要电阻下拉接地。另外，对于高速ADC和精密ADC，输入都是有运算放大器做为driver，阻抗调整和匹配都会在运放电路中进行。

针对楼主说的情况，应当是MCU为了方便设计提供内部下拉电阻，可以实现电压衰减，增大输入范围。大多数的MCU的集成ADC都不需要下拉电阻。