微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > ADS1198 关于DRDY

ADS1198 关于DRDY

时间:10-02 整理:3721RD 点击:

手册上说DRDY在START=1命令发出后且AD转换结束之后会变为0,并过一段时间之后会自动变为1,但我做实验的时候,转换结束之后一直是0,不会变为1,实在想不明白是哪里出的问题。

另:在START=1命令发出之前,DADY一直是1.

Datasheet说得很清楚:The DRDY output is used as a status signal to indicate when data are ready. DRDY goes low when new data are available. DRDY returns to high on the first SCLK falling edge

.DRDY变low后,你没有发sclk信号过去取数据,SCLK falling edge 没有检测到,DRDY不会变1

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top