ADS1298 读取数据时DRDY信号线问题

在读取心电数据，DRDY会按照一定频率输出一个低电平，空闲时为高电平。但我出来的怎么刚好相反，空闲为低电平，而且我断开与MCU的链接，信号还是一样，说明和MCU的管脚配置没问题。

各位大哥，有碰到这问题的吗？

drdy  为输出脚，当drdy low, data ready, and drdy return to high on the first sclk falling edge. Din sould remain low for the entire read operation.

你好！

没碰到此类问题，可不可以抓个时序图给我们参考一下？ /DRDY,  DOUT, SCLK, Start 的波形。

看来还是要多看几遍手册啊，drdy low, data ready, and drdy return to high on the first sclk falling edge. Din sould remain low for the entire read operation这句我看第一遍都画出来了，但还是忘了

www.deyisupport.com/.../9336.aspx

遇到类似问题，请问你是如何解决的？

drdy是不会主动拉高的，它是当遇到第一个读时钟时才会被动的拉高。如果你出现时序相反的问题，那很有可能就是你的读取时钟没有发出来。

遇到同样问题了，请问您是怎么解决的DRDY一直为低的？