ADS1274低速模式和高速模式的区别

高速模式和低速模式接同样的参考电压，低速模式下，转换完成后的信号电压差不多减少一半，

所以想问下，高速和低速接同样的时钟clk，除了采样频率不一样外，还有其他的区别吗？他们两个的精度有没差别？

你上传的图无法显示，建议重新上传，或以附件形式上传。

从手册第4页和手册26页表7可以看出，不同的clock速率下，芯片对基准电压有不同的要求。你的基准是多少？输入信号的频率，共模和摆幅是多少？

除了采样频率不一样之外，还有诸如功率有很大区别，high-speed 70mW， low-speed 7mW，SNR在这两种模式下基本一样，除此之外还要注意high-speed mode下，fclk最大为37MHz，而其他模式最大则为27MHz，再者，其差分输入阻抗等也存在区别的，这个可能要根据实际情况进行选择。

由于其SNR基本一样，故其位数应该差别不是很大的。

For best performance, limit fSCLK/fCLK to ratios of 1, 1/2, 1/4, 1/8,

clk=27M ；sclk=150/8=18.75M 时 采样数据不对；

改为clk=27M；sclk=12.5M时 数据对了

说明两个时钟之间的还是相互影响的

如果是做评估，可以改变slck/clk比值。但是如果是做样机，建议你严格按照手册上所写的1,1/2，1/4，1/8规划clk和sclk，尽量不要自己随便改。