关于 ADS62P49 CLKOUT

我想在 ADS62P49 上完成一些评估工作。

CLKOUT P/M 有没有什么限制、条件或者其它什么特殊要求？

因为我无法从 ADS62P49 获得正常的时钟输出。时钟输出的波形呈手指状。

谁能告诉我出现这种情况的原因？

您可能需要再次检查 CLKOUT 引脚是否在正确的模式下进行了配置。我先假定您将 CLKOUT 引脚配置为 CLKOUTP/M LVDS 输出。在并行配置模式下，您需要确保 SEN 引脚置于供 LVDS 输出的正确电平上（请参阅产品说明书表 6）。在串行配置模式下，您则需要确保寄存器 41 进行了正确配置。

另外，为了获得正确的 AC 端接，您需要确保在线迹的终端有 100 欧姆的端接。您的 FPGA 或者 ASIC 可能已经具备 100 欧姆的内部端接。请再次进行检查确认。如果没有，您就需要连接 100 欧姆的外部端接（见图 115）。

我们在网络上提供了 IBIS 模型供您参考，以便于您为总体布局和 ADC 驱动器输出响应建模。要实现最理想的波形，您需要确保所有的线迹都能阻抗匹配且线迹终端有 100 欧姆的端接（接近接收机）。应尽量减少通孔，因为它们可能会带来寄生电感，导致阻抗失配。

最后一件需要检查的事情是确保您的探针不会引发错误。您需要确保您的探针具有低电容、高阻抗特性。如果您使用的是 50 欧姆的探针而非高阻抗探针，那么您就会看到失真的信号。波形的测量应该在线路的终端进行（靠近接收器且有 100 欧姆端接的地方），因为此处的反射最低。

希望对你有帮助。