微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > 多级运放的级联

多级运放的级联

时间:10-02 整理:3721RD 点击:

如题,多级运放级联如何安排运放放大倍数才能让信号质量最优噪声小,关于集成运放的级联有没有相关的理论支持?

没有准确的说法

反正尽量减小对噪声的放大. 不过往往这样安排,  一般后级的增益大于前级

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top