ths7001级联问题

时间：10-02 整理：3721RD 点击：

将两个ths7001级联发现输出波形很不成样子有时候是锯齿波有时候是不成形的方波

我将两个断开

单测每一个7001时发现都可以单独工作且我测后级7001的时候是以前级7001的输出电压值作为信号发生器的输出电压值来为后级7001提供信号的

我考虑了可能是阻抗不能很好匹配

所以我在两级之间加了一个ths3001做的跟随器

测试时可以看到从第一级的输入到ths3001的输出都很完美很和要求但是一接上后面的7001

再测前级ths3001的输出发现已经完全变形了

而最后的输出完全不成样子了

测试条件：

级联时输入0.1v的有效值中频段第一季设置为放大10倍第二级设置为放大5倍输出不成样子

单测条件

前级输入0.1v有效值在ths3001输出0.9v有效值

后级输入1v有效值输出为4.3v的有效值

单测都可以工作级联后ths3001输出已经紊乱

请各位老师指教

谢谢

可以在第一级与第二级之间串一个20ohm左右的电阻试一下，省掉THS3001做跟随。

请问是直接加到后一级的3端口是么

我加了29欧电阻输出没波形而且芯片发热厉害

你好。不建议使用THS3001电流反馈放大器作为跟随器使用，建议使用OP07之类的电压放大器作为跟随器。因为THS3001其负端的阻抗不大，且THS7001的PGA的输入的阻抗也不是很大，可以换电压放大器跟随调试一下。

你好我想使用opa690

我按照datasheet上的反馈选择24欧电阻但是实际测试发现电路直接自激

请问OPA690做跟随有没有稳定的不易自激的电路？

建议尝试在RF外加一个20p左右的电容，看一下测试结果；

此外个人觉得电压放大器作为跟随器是可以不用反馈电阻，但是这个开环增益才60db，你可以尝试着去掉这个反馈电阻试一下。

现在问题是690不自激了但是输出直接接在下一级PGA输入级时可以测得输出为-7V左右的有效值直流电平频率显示为500M

还有一个小细节就是在接好没开电源时可以看到示波器为20M的带宽且不能被设置为全带宽

请老师指导这个问题该如何解决

谢谢

能不能上传PGA输出的波形，这样可能会更容易理解。如果可能的话，请给出整个电路的输入信号，690的输出和PGA的输出，可使用示波器的不同通道显示。

放大级太多了，这样很不好。前级的DC offset会直接被放大，并作为后级的输入信号继续被放大，造成的结果是系统输出端会有很大的DC误差。这种高速运放本身并没有对DC offset做特别的优化，所以像这种多级直流耦合的应用会很危险。建议把电路压缩到两级，第一级做放大，第二级做可编程放大和输出端驱动。

两个建议，一是做增益规划，看看每一级需要多少增益；二是做AC和瞬态仿真前先跑个DC工作点，看看DC offset是否能够接受。

问题已经解决请问用什么方法能够很好的消除输出中的DC电压成分

或者说怎样减小前级的DC offset？

有相关的文档么

或者有什么易行的方法么

请老师指点

谢谢

1. 你的应用可以容忍这样的DC offset，那就没必要再做改动。

2. 试试级间交流耦合，就是级间用电阻挡一下直流，是否能够满足要求。

3. 级间还是交流耦合，在整个电路输出端用交流耦合和负载连接，再试一下。

我的应用不可以容忍这样的DC offset 所以我要设计电路来消除

由于我们做的题目要求必须直流耦合，而你说的交流耦合---用短租挡一下电流我不是很懂能详细解释一下么

还有你说的第三条我也不是很懂有线路图说明么

最后问一个问题

有没有电压跟随器调零电路？

如果有可以提供一些相关资料么

我在网上搜不到相关资料

谢谢了

你整个电路的负载是什么？是个阻性负载还是个容性负载？或者说是两者的并联？

我的总体设计为

第一级采用OPA820将10mv的有效值放大10倍，得到100mv的有效值

第二级采用两个7001级联得到可控增益，从第二个7001输出的电压有效值应不小于5V的有效值

最后采用ths3091做功放以驱动一个50欧的负载在负载上面要得到10V的有效值

我们的带宽为0-10M 整个题目为09年电子设计大赛的C题--宽带直流放大器

现在遇到的问题是从第一级7001输出的波形中带有大约25-80mv（不大确定）的直流电压成分以至于直接与后级7001进行耦合时后级7001不能正常工作输出波形有较大失真

所以现在是想方法消除所谓的DC offset

我想用电压跟随调零电路实现但是没有这方面资料请问你可不可以提一些建议

其他方法也行

谢谢

之前做过用混合电路设计实现的DCOC，大致的想法是采样输出电压，并用比较器量化。然后在数字域做平均，把直流误差成分平均出来，然后把这部分误差通过电流源注入回运放的一个输入端，通过电流流过反馈电阻/输入电阻产生的压降来抵消DC offset。不过这个方法是集成到芯片内部的，用分立的元件搭成本太高，风险也大。你可以试试看用纯模拟的方法·是否可行，这种方法我之前见过，但是没有做过。大体上是运放的输出经过一个运放后，直流误差成分被储存在一个大电容上，同时这个大电容上的误差电压反馈回运放输入，从而抵消本级的DC offset。

另外如果条件允许，可以去IEEE Xplore上搜索一下DCOC（DC Offset Cancellation）方面的文章，或许对你有帮助。

当然，最直接的办法是中间挡个电容，后端用电阻分压重建直流，如下图，你可以试试看。但是在高速应用中，不知道这种结构是否会恶化频率响应，可能还需要对容值和阻值做必要的调整。