微波EDA网,见证研发工程师的成长! 2025婵犵數濮烽弫鍛婃叏閹绢喗鍎夊鑸靛姇缁狙囧箹鐎涙ɑ灏ù婊呭亾娣囧﹪濡堕崟顓炲闂佸憡鐟ョ换姗€寮婚敐澶婄闁挎繂妫Λ鍕磼閻愵剙鍔ゆ繛纭风節瀵鎮㈤崨濠勭Ф闂佸憡鎸嗛崨顔筋啅缂傚倸鍊烽懗鑸靛垔椤撱垹鍨傞柛顐f礀閽冪喖鏌曟繛鐐珕闁稿妫濋弻娑氫沪閸撗€妲堝銈呴獜閹凤拷04闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾剧懓顪冪€n亝鎹i柣顓炴閵嗘帒顫濋敐鍛婵°倗濮烽崑鐐烘偋閻樻眹鈧線寮撮姀鈩冩珕闂佽姤锚椤︻喚绱旈弴銏♀拻濞达綀娅g敮娑㈡煕閺冣偓濞茬喖鐛弽顓ф晝闁靛牆娲g粭澶婎渻閵堝棛澧遍柛瀣仱閹繝濡烽埡鍌滃幗闂佸搫娲ㄩ崑娑㈠焵椤掆偓濠€閬嶅焵椤掍胶鍟查柟鍑ゆ嫹24闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾剧懓顪冪€n亝鎹i柣顓炴閵嗘帒顫濋敐鍛婵°倗濮烽崑鐐烘偋閻樻眹鈧線寮撮姀鈩冩珖闂侀€炲苯澧扮紒顕嗙到铻栧ù锝堟椤旀洟姊洪悷鎵憼闁荤喆鍎甸幃姗€鍩¢崘顏嗭紲闂佺粯鐟㈤崑鎾绘煕閵娿儳鍩g€殿喖顭锋俊鎼佸煛閸屾矮绨介梻浣呵归張顒傜矙閹达富鏁傞柨鐕傛嫹 闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾剧懓顪冪€n亝鎹i柣顓炴閵嗘帒顫濋敐鍛婵°倗濮烽崑鐐烘偋閻樻眹鈧線寮撮姀鐘栄囨煕鐏炲墽鐓瑙勬礀閳规垿顢欑紒鎾剁窗闂佸憡顭嗛崘锝嗙€洪悗骞垮劚濞茬娀宕戦幘鑸靛枂闁告洦鍓涢敍娑㈡⒑閸涘⿴娈曞┑鐐诧躬閹即顢氶埀顒€鐣烽崼鏇ㄦ晢濠㈣泛顑嗗▍灞解攽閻樺灚鏆╁┑顔芥尦楠炲﹥寰勯幇顒傦紱闂佽宕橀褔鏌ㄩ妶鍡曠箚闁靛牆瀚崗宀勬煕濞嗗繑顥㈡慨濠呮缁辨帒螣閼姐値妲梻浣呵归敃銈咃耿闁秴鐒垫い鎺嶈兌閸熸煡鏌熼崙銈嗗闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌i幋锝呅撻柛濠傛健閺屻劑寮撮悙娴嬪亾閸濄儳涓嶉柡宥庡幗閻撴洘銇勯幇鍓佺ɑ缂佲偓閳ь剛绱掗悙顒€鍔ら柣蹇旂箞閸╃偤骞嬮敂钘変汗闁诲骸婀辨慨鎾夊┑鍫㈢=濞达絽鎼宀勬煕閵娿儳鍩g€殿喖顭锋俊鎼佸煛閸屾矮绨介梻浣呵归張顒傜矙閹达富鏁傞柨鐕傛嫹
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > 信号放大电路中的输入、输出阻抗是怎么定义的

信号放大电路中的输入、输出阻抗是怎么定义的

时间:10-02 整理:3721RD 点击:

我要设计的是一个宽带放大器(电赛2003B题),题目中要求输入阻抗≥1KΩ,那么这里所说的1K是怎样一个概念,就是说是指哪里的阻抗,怎样测得的?我理解为用万用表直接接到电路的信号输入端所得到的阻抗值,这样理解对吗?如果是这样的,请看图片,图片是前置阻抗匹配电路,这样按照我所理解的测试方法测得的阻抗必然≤50Ω,这应该如何解释呢?图中输入端的50Ω电阻是为了和信号源的50Ω内阻相匹配的。

 闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁惧墽鎳撻—鍐偓锝庝簼閹癸綁鏌i鐐搭棞闁靛棙甯掗~婵嬫晲閸涱剙顥氬┑掳鍊楁慨鐑藉磻濞戔懞鍥偨缁嬪灝鐎俊銈忕到閸燁偆绮诲☉妯忓綊鏁愰崨顔跨缂備礁顑勯懗鍓佹閹捐纾兼慨姗嗗厴閸嬫捇鎮滈懞銉モ偓鍧楁煥閺囨氨鍔嶉柟鍐茬焸濮婄粯鎷呴崨濠傛殘闂佽崵鍠嗛崕鎶藉箲閵忕媭娼ㄩ柍褜鍓欓锝嗙節濮橆厼浜滅紒鐐妞存悂寮查鍕拺闁圭ǹ娴风粻鎾寸箾鐠囇呭埌閺佸牊淇婇妶鍛櫤闁稿鍓濈换婵囩節閸屾稑娅e銈忕到閵堟悂骞冩禒瀣垫晬婵炴垶蓱鐠囩偤姊虹拠鈥虫灍闁荤噦濡囬幑銏犫攽鐎n亞鍊為梺闈浤涢崘銊ヮ洭濠电姷鏁告慨鐑藉极閹间礁纾规い鏍仜閻掑灚銇勯幒鎴濐仼缁炬儳顭烽弻鐔煎礈瑜忕敮娑㈡煟閹惧娲撮柟顔筋殜閺佹劖鎯旈垾鑼晼濠电姭鎷冮崘顏冪驳闂侀€涚┒閸斿秶鎹㈠┑瀣窛妞ゆ洖鎳嶉崫妤呮⒒娴e憡璐¢柟铏尵閳ь剚姘ㄦ晶妤佺┍婵犲洤绠瑰ù锝堝€介妸鈺傜叆闁哄啠鍋撻柛搴$-缁辩偤骞掑Δ浣叉嫽闂佺ǹ鏈悷銊╁礂瀹€鍕厵闁惧浚鍋呭畷宀€鈧娲滈弫璇差嚕娴犲鏁囬柣鎰問閸炵敻姊绘担鑺ョ《闁革綇绠撻獮蹇涙晸閿燂拷...

另外,为了给正向输入端提供了一个基础输入偏置电流,以消除与反相输入端相匹配的200Ω(402||402)阻抗,我还有没有必要在正向输入端与50Ω的节点后串联一个175Ω的电阻呢?正如opa690手册中给出的应用电路,如右图所示

 闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁惧墽鎳撻—鍐偓锝庝簼閹癸綁鏌i鐐搭棞闁靛棙甯掗~婵嬫晲閸涱剙顥氬┑掳鍊楁慨鐑藉磻濞戔懞鍥偨缁嬪灝鐎俊銈忕到閸燁偆绮诲☉妯忓綊鏁愰崨顔跨缂備礁顑勯懗鍓佹閹捐纾兼慨姗嗗厴閸嬫捇鎮滈懞銉モ偓鍧楁煥閺囨氨鍔嶉柟鍐茬焸濮婄粯鎷呴崨濠傛殘闂佽崵鍠嗛崕鎶藉箲閵忕媭娼ㄩ柍褜鍓欓锝嗙節濮橆厼浜滅紒鐐妞存悂寮查鍕拺闁圭ǹ娴风粻鎾寸箾鐠囇呭埌閺佸牊淇婇妶鍛櫤闁稿鍓濈换婵囩節閸屾稑娅e銈忕到閵堟悂骞冩禒瀣垫晬婵炴垶蓱鐠囩偤姊虹拠鈥虫灍闁荤噦濡囬幑銏犫攽鐎n亞鍊為梺闈浤涢崘銊ヮ洭濠电姷鏁告慨鐑藉极閹间礁纾规い鏍仜閻掑灚銇勯幒鎴濐仼缁炬儳顭烽弻鐔煎礈瑜忕敮娑㈡煟閹惧娲撮柟顔筋殜閺佹劖鎯旈垾鑼晼濠电姭鎷冮崘顏冪驳闂侀€涚┒閸斿秶鎹㈠┑瀣窛妞ゆ洖鎳嶉崫妤呮⒒娴e憡璐¢柟铏尵閳ь剚姘ㄦ晶妤佺┍婵犲洤绠瑰ù锝堝€介妸鈺傜叆闁哄啠鍋撻柛搴$-缁辩偤骞掑Δ浣叉嫽闂佺ǹ鏈悷銊╁礂瀹€鍕厵闁惧浚鍋呭畷宀€鈧娲滈弫璇差嚕娴犲鏁囬柣鎰問閸炵敻姊绘担鑺ョ《闁革綇绠撻獮蹇涙晸閿燂拷...

还有一个关于输出阻抗的问题,正如第一张图所示,如果下一级接输入阻抗为100Ω的ad603进行进一步放大时那么我的第一张图中输出时是否要将50Ω的匹配电阻换成100Ω,或者在下一级运放的输入端将阻抗匹配成50Ω?

恳请高人指点一二,在下感激不尽。

你好,

这样设计的前级电路阻抗匹配得到的输入阻抗很明显是50欧姆左右,不可能大一1k。

因为通向放大电路的输入阻抗就是运放的输入阻抗,该阻抗与50欧姆并联,就会得到比50欧姆小接近50欧姆的阻抗,与信号源50欧姆进行匹配,根本达不到1k以上的输入阻抗。

您好,

感谢您的回答,看来我对输入阻抗测量的理解是正确的吧?按照您的分析就会有一个矛盾,要是我进行阻抗匹配就肯定达不到要求(输入阻抗≥1kΩ),如果我不进行阻抗匹配(把50Ω的电阻去掉)就不合手册上的参考电路,我该怎样取舍呢?

我测试过,如果把正向输入端的50Ω电阻去掉对电路没有太大的影响,这样看来50Ω的匹配电阻到底有什么作用呢,作用又有多大呢?

 虽然我也不是很明白,不过可以看看这篇文章,或许有点帮助。http://www.dz863.com/all-technology/Electronics-Glossary/Smith-circuits.htm

谢谢你。我又对阻抗匹配多了一些认识

我突然想到一个问题,就是在宽带放大器中多级级联时的级与级之间通常不做阻抗匹配,是不是由于用了电容进行交流耦合的缘故呢

下一级的输入阻抗就是上一级的输出阻抗,测试上一级的输出阻抗可以在输出端串联一个电阻,有电阻分压比来确定输出阻抗。

参考一下,不对请指教。

"题目中要求输入阻抗≥1KΩ",是单纯指的运放的输入阻抗,此时不应该将并联的50欧姆考虑在内。你并联50欧姆电阻是为了更好地实现信号的传输,与前面信号源的阻抗相匹配。换个角度思考一下,如果你运放的输入阻抗≥1KΩ,与50欧姆阻抗并联得到的阻抗值很接近50欧姆,然而若输入阻抗值不是很大,这时再与50欧姆阻抗并联就不是很接近50欧姆,也就会影响到信号传输的质量。

 

运放级联时,前级输出阻抗很小,后级尽量用同相放大器,这样后级输入阻抗非常大,这时两级间不需要阻抗匹配了吧,

我觉得加50欧阻抗匹配,只是用在测试时与函数发生器和示波器匹配,不知道对不对,希望大家指点下。

还有就是示波器表笔负载和示波器负载都上兆欧,为什么要串联50欧电阻啊

这样看来我的担心是多余的咯,那就没有矛盾了,我就可以安心地加上匹配电阻了

串联怎么来分压和确定输出阻抗

一般相同芯片级联之间不需要匹配,与不同芯片连接时要做匹配

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top