运放的输出电阻和下一级运放输入电阻之间的关系？

我们都知道运放的输入电阻很大，输出电阻很小，但是在高频中为了避免反射所引起的各种问题都会尽量的使得前一级的输出阻抗等于后一级的输入电阻。那么问题来了，在这种矛盾的情况下，级与级之间应该怎么去连接呢？希望高人指点，不胜感激！

通过匹配电阻 (或者阻容负载放在运放输入端)

输出串电阻，输入并电阻。可以参考我们THS一类高速运放的做法。

在第二级运放的输入端对地并联个电阻和第一级运放的（闭环输出阻抗+串联电阻）进行阻抗的匹配，可以看下这个帖子：

http://www.deyisupport.com/question_answer/analog/amplifiers/f/52/p/68528/162223.aspx#162223