微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > systemverilog中随机化约束中函数调用的问题

systemverilog中随机化约束中函数调用的问题

时间:10-02 整理:3721RD 点击:



哪位能给简要分析这个例子中constraint和函数调用的原理
谢谢!

就是对data进行奇偶校验,即对data每一位依次取异或,然后结果取非,返回值就是校验结果。约束的意思就是希望产生校验结果和校验值一样的数据。大概可以这么理解。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top