微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 问个timescale的问题

问个timescale的问题

时间:10-02 整理:3721RD 点击:
条件:vcs compile list中有两个timescale的定义,先是定义了1ns/1ps,后是1ps/1fs。
monitor中打算计算两个signal a,b 在出现相同的值之间的dly,记录时间用的是$realtime,例如当a=1时,timea=$realtime, 当b=1时,timeb=$realtime. dly=timeb-timea.
想问一下,若dly=10,那么是10ns?10ps?10fs?

取决于当前monitor编译时是用的那个timescale,跟当前一致

monitor里面没有timescale的定义。好无奈啊!

那就看编译文件里面两个timescale和monitor的关系,在monitor之前最近的那个有效。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top