向大佬们求助啊！uvm_reg_data_logic_t疑问

1. 他们本身就是变量类型，你可以找个寄存器用·uvm_info打印信息看看
2. 搭建寄存器模型时会用到，另外在验证过程中，需要后门访问一些内部寄存器的时候也会用到

这些寄存器是有什么特殊性吗，可以替代logic、bit用来搭建寄存器模型

它们会自动加载寄存器的位宽，只要设置了对应的参数。另外，从它们的名字就可以看出它们的功能和用途。
uvm_reg_data_logic_t 是logic unsigned类型的，对应的是reg里面的data；
uvm_reg_addr_t是bit unsigned类型的,对应的是reg的addr；
uvm_access_e是enum类型,对应的状态有read，write， burst_read, burst_write.

明白了，非常感谢！

都是uvm_reg里的变量，用来寄存器建模的。