用Design Compiler对ISCAS89 benchmark换library

ISCAS89 benchmarks都已经是网表了，但是它并没有提供相应的library。我现在想对benchmark用自己的library，不知道这该怎么转换?我把benchmark当做一般的功能描述级的verilog来综合，综合时用的是自己的library，但是结果不对。DC并没有改变任何逻辑门的链接，甚至连名字都是一样的，并且所有的wire都变成了three_state！
求问，有没有谁有过这方面的经验?指点一下。

You can download VHDL/Verilog code for ISCAS85 and other benchmark in the following link http://iwls.org/iwls2005/benchmarks.html. Then, you can synthesize and map those benchmark to any libraries that you have.
Good luck

这个不错

can you guide me for that steps

kankankankan

貌似没看懂

貌似没有看懂

set target_library {new.db}
set link_library {* old.db new.db}
read_verilog netlist
current_design
link
translate
write_file

不是很懂啊！