初学验证，请大家指点下

做了一段时间设计，之前仿真自己所写的模块或者写testbench都是用的verilog，最近想学着用systemverilog做验证。在网上也下了些system verilog的书看了，也买了本《systemverilog的验证》的中文书来看，但是总觉得模模糊糊的。请问下，有没有从环境搭建开始的例子，其实就属于手把手教得了，呵呵。类似workshop或者lab的东西，不知道哪里可以找到?再请问下，之前仿真用的是nc-sim的话是不是从OVM开始?

再再请问下，验证方法学中的功能覆盖率如何计算?我的理解是在验证开始阶段应该召集所有该项目的人员包括设计人员、验证人员先完成验证计划然后根据验证计划由验证人员定义随机激励进行测试。测试过的功能为分子，验证计划中的功能为分母。两者相除就是功能覆盖率了?工具自动统计的目前还是不懂。

你为啥不去学软件要来学验证?你有病啊

额，虽然楼上说话很冲，但是我还是请问下验证的话新手应该如何入门啊?再问下楼上的，我有病的话，你有药治吗?

小编 能换个头像吗 不敢看了~

建议小编，仔细阅读精华区的几篇讨论，甚至多读几遍，相信能找到自己该如何去做，没人教会辛苦一些，但更要相信自己。

谢谢楼上的热心人那~说到我心里了，回帖时眼泪都在眼眶里打转了~

功能覆盖率不是你要计算的，工具自己会计算，你要做的就是怎么写point 和cross，怎么用语言实现。前期的工作如果做的好，实现起来还是挺快的！

SV的语法很简单，如果想用SV搭建testbench，最好还是结合VMM/OVM/UVM等方法学来做，利用已经搭好的框架，会比较简单省心。Synopsys和Cadence都提供了很多lab，网上下来做一下，基本上就没有问题了。
功能覆盖率=已经覆盖的功能点/所有的功能点。实际上分母非常具有个人主观性，同一个DUV，每个人分解出来的功能点（测试点）是不一样的。然后根据这些测试点编写功能覆盖率代码，由仿真工具在仿真过程中自动收集计算功能覆盖率。可以借助类似于VMM_PLANNER这样的工具来完成测试点->功能覆盖率的对应，而且支持反标，可以直观的看到那些测试点覆盖完成或者已经覆盖了多少。

补充一下，现在新版的NCverilog应该已经支持OVM/VMM/UVM了。当然，对OVM/UVM的支持会比较好一点，毕竟VMM是synopsys的。

学习了！

目前也正在学ovm

敢问小编，你的问题现在解决如何了?我也是初手，教教我呗。

学习了

学习了，，，

学习了！

发完贴怎么不结一下贴，这是要让大家都是自学吗

同问，在学验证，公司小，只能靠自己！