想问问IC验证的相关流程

验证有一些方法学的，也有不同语言写的，我也是刚刚开始学习，选择systemverilog作为验证语言
至于方法学上，大概看了下，好像都差不多，一个比较鲜明的特点是工具的支持导向
目前选择验证方案的话，有
avm(advanced verification methodoloty)-->mentor 公司的，比较容易上手，网站上有cookbook,可以自己下载来看看,mentor的questa完全支持
ovm--》开源的，questa也支持，好像NC也支持，学的时候请查看库的version和你工具的version，一定要配套
vmm->synopsys的vcs支持的比较好，mentor的questa也支持了，vmm有一个大名鼎鼎的一本书的,synopsys人写的，但我看了以后觉得，对于初学者来说，很难把握，由于我呆的实验室vcs的版本跟不上，所以vmm没怎么学习

synopsys vcs 或是
cadence incisive

这个话题 太泛了

基于MPC860和VxWorks的硬件防火墙设计及实现

学习了！

也来学习 等高人给意见

问得太广了，验证涉及的面比较多，从语言，到工具以及方法等

如果你问的是逻辑IC,最简单的就是用verilog/vhdl. 本来这两种语言就是用来验证逻辑设计的。
流程如下：
1）用 verilog/VHDL RTL描述你的设计。
2）用 verilog/VHDL 把你的系统建出来，包括连线等。
3）CLK. RST，及激励信号的产生。
4）仿真及检查结果。

恩，这个题目切实太范了。不好说。

synopsys vcs 或是
cadence incisive

数字还是模拟? 代码还是电路

顶

是吗：：：：：：?

too naive at that time