微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 求教:testbench中的case机制,./simv+case名仿真不同case的实现方法

求教:testbench中的case机制,./simv+case名仿真不同case的实现方法

时间:10-02 整理:3721RD 点击:
背景:使用class搭建的分层testbench中,有时需要使用多个测试case,而每个case只有一些设置不同。通常在基类中包含每个case的基本设置,然后在不同的case中对基类扩展,加入各case需要的设置。问题:在编译完成后,可以通过在shell命令下输入./simv+不同的case名,来仿真不同的case
这是如何实现的?需要利用synopsys提供的一些函数么?

增量编译。save-resore

其实就是通过用例名来找到具体执行哪个用例类,比如uvm中仿真选项会设置UVM_TESTNAME=TC_NAME,然后uvm环境会通过这个设置找到其具体所在的用例类,大概思想是这样,具体的要看uvm的源代码。其他的方法学也差不多

楼上回复正解

$value$plusargs

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top