微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 利用Verilog-XL进行PLI静态链接

利用Verilog-XL进行PLI静态链接

时间:10-02 整理:3721RD 点击:
我在Linux环境下编写了一个最简单的PLI用户程序helo.c,

  1. #include "veriuser.h"
  2. int hello()
  3. {
  4. io_printf("hello world!\n")
  5. }

复制代码


将veriuser.c复制到自己的路径下,注册用户任务:

  1. ...
  2. extern int hello();
  3. ...
  4. /***add user entries here***/
  5. {usertask,0,0,0,hello,0,"$hello"},
  6. {0}
  7. ...

复制代码


在Verilog文件test.v中添加$hello
在终端输入vconfig,按照提示进行输入,输出的脚本命名为my_cr_vlog,verilog-XL target命名为verilog_lp。
完成该命令的配置后,文件夹中生成my_cr_vlog脚本,在终端运行my_cr_vlog,仅仅显示该脚本的内容,并没有生成verilog_lp,而且运行verilog_lp提示command not found,请问这是怎么回事,如何解决?

有人会PLI么?求帮忙!

为何链接时,不会生成用户自定义的命令?这个问题不解决的话,我后面的任务就不好做了。希望有人能够帮一下。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top