关于验证高速串行数据流

用一个很高频的时钟去采，应该可以恢复出bit的把

可以自己定义一个与发送时钟同频率的高速时钟,但是这样时钟边沿与数据相位是随机的,还是要定义一个更高频率的时钟过采样,然后判决?

嘿，哥们 又见面了 我觉得 只要检测到一些关键的信号，然后直接把数据抓包就好了吧

那采样呢?是要自己定义一个至少2倍于发送时钟的时钟来采样么?还是定义一个同频的时钟?
自己定义的时钟与数据完全异步，可以么?

我觉的如果对方发送的时钟如果是固定的，那就用同频的时钟就可以了，
如果对方发的不是固定频，有一点误差的，就用高频的时钟去采跳变沿，然后恢复时钟，
具体这高频时钟是多少需要根据对方的时钟频率摆幅来确定

不知道你说的是不是serdes的仿真， 如果是的话在平台给bfm的时钟只需要给个和serdes通道同频率的时钟就可以了。但是时钟一定要准，我仿过100G接口，timescale精度要设到fs

学习学习！ 顶