如果后仿结果和前仿不一致，应该考虑如何dbug

先看时序分析的报告，看看有没有时序违例的地方，也可以看看仿真报告，一般会提示那些信号之间出现时序违例，然后再考虑后面的做法，是优化代码还是优化测试平台的激励，可以把激励创造的带一些延时来模拟实际的情况，不过这不是最好的办法。

建议点进去，一直到reg类型信号，再通过wire把该信号拉出来，就可以抓波形debug了，写测例时要考虑前仿、后仿测例的兼容！

可以看模块接口的地方,一般都不会改变名字的！