想学验证,请指点
我看论坛的帖子说,验证方法学好几种,那现在主流的是哪种?还需要什么工具什么的吗?
小小菜鸟,感谢大牛指点,感激不尽!
OVM会被UVM替代,VMM将会被淘汰。所以UVM会成为主流。
那现在要学哪个呢,有没有推荐的入门资料呢,现在ovm的学习资料多一点?O(∩_∩)O谢谢!我现在除了知道有验证这个东西外,对别的还有一无所知。
了解基本的知识 然后学习这样会很好的
我也是新手,正在学
建议看看《writing testbench》
学一种脚本语言,精通verilog,会C/C++,systemC或systemVerilog学一种
这是我的学习方法,你可以参考下
O(∩_∩)O谢谢,看样子要学的东西还真不少呀,以后还请多多指点哈!
《Writing Testbenches--Functional Verification of HDL Models》 和 《writing testbench using system verilog》,你指的是那一本呢?昨天找的时候,发现了这两本呢。O(∩_∩)O谢谢!
Writing Testbenches--Functional Verification of HDL Models:更基础,可以入门
writing testbench using system verilog:可以作为SV的入门教材
如果是仅仅了解一下验证,这连本书差不多了。如果打算把验证当作一门技能,必须要实际项目锻炼。
我在看Writing Testbenches--Functional Verification of HDL Models,最好看英文原版的,虽然慢点但是可以避免翻译不准确的问题,中文的我看过一点,有些地方很费解。
System verilog
System Verilog, 可以学习OVM 然后UVM