请教高手：错误注入的问题

请问各位：错误注入（例如时钟抖动、数据抖动）如何实现，我现在用的是VCS，设计中使用了DCM模块，如果对DCM的输入时钟进行改变，编译环境会给出warning说输入时钟频率超出抖动（jitter）允许范围，无法实现。另外即使改变了时钟，如果vcs调试环境不再输出信息，如何判断是DUT死了还是我的验证环境死了?

我也想知道

怎么解决的?

i use hsim to model pll. let it have the gitter on clock.
but all that you do, just need to run prime time.