微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PCB设计学习讨论 > 原理图再次打包时,网络名被添加了后缀。求高人指导!

原理图再次打包时,网络名被添加了后缀。求高人指导!

时间:10-02 整理:3721RD 点击:
原理图再次打包时,某个添加了subdesign_suffix的原理图模块内部的网络名被添加了和模块的subdesign_suffix相同的后缀序号,比如某个原理图模块的subdesign_suffix属性设置为41,打包原理图后,所有未加输入输出端口的内部网络名的后面被增加了_41的属性,这个属性名在occurent模式下显示为$pnn.
而且不是所有添加了subdesign_suffix的原理图模块都会发生这种情况。替换出问题的原理图模块重新打包,还是一样。
求高人指导!

打包时,选择advanced,进行设置。在subdesign 标签下,将force subdesign中该模块删除即可。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top