微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一个有关pcie的问题

请教一个有关pcie的问题

时间:10-02 整理:3721RD 点击:
最近做一个项目,使用的xilinx k7的开发板,使用的其pcie的ip核,遇到如下的问题。有大神知道为啥link width是x1,而不是x4么?
怎么操作可以对其进行修改,让他变成x4的?

检查一下是否所有的lane都探测到了对端有设备

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top