微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何将QUARTUS中的各个模块生成框图并连接

如何将QUARTUS中的各个模块生成框图并连接

时间:10-02 整理:3721RD 点击:
QUARTUS工程中有很多模块,VERILOG写的,怎么自动生成原理框图,并显示相互的连接信息?

可以去找点例子看看就清楚了,一两句话不好描述。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top