微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 频率关系

频率关系

时间:10-02 整理:3721RD 点击:
通常,总线与主存,有什么频率关系?应该有个合理的比例范围吧?如总线频率是主存的1倍,2倍,3倍,大于4倍有可能吗?

假设处理器频率为总线2倍

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top