微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ** Fatal: (SIGSEGV) Bad handle or reference

** Fatal: (SIGSEGV) Bad handle or reference

时间:10-02 整理:3721RD 点击:
使用questa进行仿真时出现这个错误,有知道怎么解决的同学吗?请指导。

自己先顶一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top